Multi-bit Error Tolerant Caches Using Two-Dimensional Error Coding

机译：使用二维错误编码的多位容错缓存

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Jangwoo Kim; Nikos Hardavellas; Ken Mai; Babak Falsafi; James C. Hoe;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Reducing Cache Power with Low-Cost, Multi-bit Error-Correcting Codes [J] . Chris Wilkerson, Alaa R. Alameldeen, Zeshan Chishti, Computer architecture news . 2010,第3期

机译：使用低成本，多位纠错码降低缓存功率
2. A Framework for Correction of Multi-Bit Soft Errors in L2 Caches Based on Redundancy [J] . Bhattacharya K., Ranganathan N., Kim S. IEEE transactions on very large scale integration (VLSI) systems . 2009,第2期

机译：基于冗余的L2缓存中多位软错误校正框架
3. Two-Layer Error Control Codes Combining Rectangular and Hamming Product Codes for Cache Error [J] . Meilin Zhang, Paul Ampadu Journal of Low Power Electronics and Applications . 2014,第1期

机译：结合了矩形和汉明产品代码的两层错误控制代码，用于缓存错误
4. Multi-bit Error Tolerant Caches Using Two-Dimensional Error Coding [C] . Jangwoo Kim, Nikos Hardavellas, Ken Mai, Microarchitecture, 2007. MICRO 2007 . 2007

机译：使用二维错误编码的多位容错缓存
5. Lightweight hierarchical error control codes for multi-bit differential channels. [D] . Bakos, Jason D. 2005

机译：用于多位差分通道的轻量级分层错误控制代码。
6. Midbrain dopamine neurons compute inferred and cached value prediction errors in a common framework [O] . Brian F Sadacca, Joshua L Jones, Geoffrey Schoenbaum 2016

机译：中脑多巴胺神经元在一个通用框架中计算推断和缓存的值预测误差
7. Multibit error tolerant caches using two-dimensional error coding [O] . Jangwoo Kim, Nikos Hardavellas, Ken Mai, 2007

机译：使用二维错误编码的多位容错缓存

Multi-bit Error Tolerant Caches Using Two-Dimensional Error Coding

著录项

引文网络

相似文献

相关主题

期刊订阅